AMD hat offiziell den ersten Prozessor mit Zen-6-Architektur vorgestellt – das Modell Epyc 9996 Venice. Dieser Chip bietet 256 Kerne und 512 Threads, die höchste Anzahl in der Geschichte von AMD. Der Hersteller gibt an, dass er im Vergleich zur vorherigen Generation Turin (Epyc 9965) eine bis zu 1,7-fache Leistungssteigerung und gegenüber dem Intel Xeon 6980P sogar eine 3,4-fache erreicht. Im Vergleich zum Nvidia-Vera-Chip sind es 20 % mehr.
Spezifikationen des AMD Epyc 9996 Venice
- Anzahl der Kerne: 256 (Zen 6c) oder 128 (Standard Zen 6) oder 96 (hochfrequente Variante)
- Anzahl der Threads: 512
- L3-Cache: bis zu 1024 MB (32 MB pro CCD)
- Speicherunterstützung: 16-Kanal MRDIMM mit 12.800 MT/s oder DDR5-8000 RDIMM
- Sockel: SP7
- PCIe 6.0: 128 Lanes in 1P, 160 in 2P
- TDP: 600 W (bei getesteten Modellen)
- Fertigungsprozess: TSMC N2 (2 nm)
Laut AMD basiert Venice auf der neuen Zen-6-Architektur, die eine Chiplet-Anordnung verwendet. Jedes CCD enthält 32 Zen-6c-Kerne und zwei I/O-Schnittstellen. Insgesamt können bis zu 8 CCDs bestückt werden, was eine maximale Konfiguration von 256 Kernen ergibt. Zum Vergleich: Der vorherige Epyc 9965 (Turin) hatte 192 Kerne und 12-Kanal-Speicher.
Leistungsbenchmarks
AMD hat erste Vergleichstests veröffentlicht. In auf KI-Agenten ausgerichteten Aufgaben erreichte Venice eine bis zu 2,2-fache Verbesserung des Durchsatzes gegenüber Vera (SPECrate integer). Beim Vergleich pro Kern ist Venice 20 % leistungsfähiger als Vera mit 96 Kernen. In älteren Tests wie NGINX, SQL oder Redis übertrifft Venice Intel Xeon und die vorherige Generation Turin um das 2,6- bis 3,4-Fache, abhängig von der Arbeitslast.
AMD plant, die gesamte Venice-Familie einschließlich der Modelle Venice-X mit 3D V-Cache und Verano für AI-Hosting einzuführen. Prozessoren für den Sockel SP8 mit einer geringeren Kernanzahl sollen in der ersten Hälfte des Jahres 2027 erscheinen.